|
|
|
|
|
|
||
Высокая производительность (до 66 MIPS) и широкие функциональные возможности при невысокой цене (около $50 в партии 1000 шт.) обеспечивают процессорам данного семейства широкую область применения: сотовые и радиотелефоны, персональные системы радиовызова, персональные цифровые ассистенты PDA), техника беспроводной передачи данных (радиосети) и т.д.
Процессоры ТМ5320С54х отличает комбинирование модифицированной Гарвардской архитектуры с тремя внутренними шинами данных и одной шиной команд. Такая внутренняя организация процессора позволяет обеспечить высокую степень параллельности выполнения команд. Этому семейству свойственна высоко специализированная система команд, наличие на кристалле дополнительных периферийных устройств и увеличенный объем внутренней памяти. Все это позволяет добиться высокой гибкости и производительности.
Три шины данных используются для чтения операндов и записи в результата операции одновременно с выборкой инструкции в одном процессорном цикле.
Для ускорения выполнения типовых операций сигнальной обработки помимо "стандартных" для DCР-процессоров блоков барабанного сдвига и адресной арифметики, процессор содержит ряд дополнительных функциональных модулей, повышающих его гибкость и производительность.
Общий объем адресуемой процессором памяти, составляющий 192 16-разрядных слов, разбит на 3 специализированных сегмента: команд, данных и ввода/вывода, каждый из которых может иметь размер до 64 Кслов. Внутри процессора может быть расположена RОМ, объемом до 48 16-разрядных и до 10 Кслов двухвходовой RАМ. В процессоре предусмотрена опция защиты данных во внутренней памяти от сканирования. При установке режима защиты ни одна из команд не сможет получить доступ к содержимому внутрикристальной памяти.
Все микропроцессоры семейства ТМ8320С54х имеют одинаковую структуру, однако отличаются друг от друга расположенной на кристалле периферией, соединенной с ЦПУ. В состав периферии входят:
Генератор тактов ожидания позволяет увеличить число тактов внешней шины для работы с медленной внешней памятью и внешними устройствами.
Переключатель банков памяти позволяет автоматически добавлять один такт при пересечении границ банка памяти внутри программного адресного пространства или при переходе от пространства адресов команд к пространству адресов данных. Этот дополнительный такт позволяет устройству памяти освободить шину раньше, чем другое устройство получит доступ к ней, избегая тем самым конфликтной ситуации при обращении к памяти
Микропроцессоры семейства имеют 64 К портов ввода/вывода. Эти порты предназначены для связи с внешними устройствами с использованием минимума дополнительных внешних декодирующих схем. Интерфейс главного порта (НРI) - 8-разрядный параллельный порт, предназначенный для связи DSP-процессора и хост-процессора системы. Обмен данными между хост-процессором и DSP-процессором осуществляется через внутрикристальную НРI-память объемом 2К 16-разрядных слов, которая может также использоваться как память команд или данных общего назначения. Скорость обмена по НРI составляет до 160 Мбайт/с.
Микропроцессоры семейства содержат высокоскоростные дуплексные последовательные порты, позволяющие связываться с другими микропроцессорами, кодеками и другими устройствами. В микропроцессоре реализованы следующие разновидности последовательных портов
Универсальный последовательный порт использует два отображаемых в память регистра: регистр передачи данных и регистр приема данных. Передача и прием данных сопровождаются генерацией маскируемого прерывания, которое может быть обработано программно. Порт с разделением времени позволяет обслуживать до семи устройств. Буферизированный последовательный порт позволяет осуществлять непосредственный обмен между устройством и памятью, не используя при передаче ресурсов процессора. Максимальная скорость обмена по последовательному порту может составлять до 40 Мбайт/с.
В как и в семействах ТМS320С5х, ТМS320С2хх, в процессоре реализована эффективная трехуровневая система управления энергопотреблением.