|
|
|
|
|
|
||
Первый процессор семейства - TMS320C10 был выпущен в 1982 г. и благодаря ряду удачных технических решений получил широкую распространенность.
В основу микропроцессора положена модифицированная Гарвардская архитектура, отличием которой от традиционной Гарвардской архитектуры является возможность обмена данными между памятью программ и памятью данных, что повышает гибкость устройства.
Арифметические функции в процессоре реализованы аппаратно. Он имеет аппаратные умножитель (MULT), устройство сдвига (SHIFTER), аппаратную поддержку автоинкремента/декремента адресных регистров данных (ARO, AR1).
Структурная схема самого младшего члена семейства TMS320l0 приведена на рисунке.
TMS320C10 является 16-разрядным процессором. Его адресное пространство составляет 4К 16-разрядных слов памяти программ и 144 16-разрядных слов памяти данных. длительность командного такта процессора составляет 160-200 нс.
С внешними устройствами процессор взаимодействует через 8 16-разрядных портов ввода/вывода. Предусмотрена возможность обработки внешнего прерывания.
Другие микропроцессоры данного семейства (С14 - С17) имеют аналогичную архитектуру и отличаются длительностью командного такта, конфигурацией памяти, наличием (или отсутствием) дополнительных периферийных устройств (например, в С17 - кодек данных по m-/А-закону, преобразователь логарифмической импульсно-кодовой модуляции (ИКМ) в линейную ИКМ).