Нейросети и нейрокомпьютеры
Процессорное ядро NeuroMatrixR (NMC)
NMC представляет собой синтезабильную модель высокопроизводительного DSP процессора с архитектурой VLIW/SIMD на языке Verilog. Ядро включает два основных блока: 32-бит RISC процессор и 64-бит VECTOR сопроцессор для поддержки векторных операций над данными переменной разрядности (. 2 3 45 РФ).
Особенности:
- Проверено в кремнии (NM6403 DSP)
- Масштабируемая DSP производительность
- Оригинальная система команд
- Небольшое количество эквивалентных вентилей (~80.000)
- Тактовая частота - 123 МГц на 0,25 мкм КМОП технологии
- Мощное инструментальное ПО
- Отладочная плата в стандарте PCI
Топология NM6403 DSP
RISC процессор
- 32-bit RISC (5 ступеней конвейера)
- Разрядность команд процессора 32- и 64- бит (исполняется две операции в каждой команде)
- Два адресных генератора, адресное пространство 16 ГБ
- Две широкие 64-бит шины данных
- Формат данных: 32- бит целые
- Регистры:
- _ Восемь 32 - бит РОНа
- _ Восемь 32 - бит адресных регистра
- _ Специальные регистры - управления и состояния
VECTOR сопроцессор
- 1 - 64 - бит длина векторных операндов и результатов
- Формат данных:
1 -64- бит целые, упакованные в 64- бит блоки. - Аппаратная поддержка векторно-матричных операций
- Два типа функций насыщения
- Три 32*64- бит СОЗУ
Область применения:
- Ядро для высокопроизводительных DSP:
- _ Обработка изображений
- _ Системы ЦОС
- _ Нейронные сети
- _ Ускорители векторно-матричных
- ИС для телекоммуникаций
- ИС для сотовых систем третьего поколения
- Криптопроцессоры
- ИС для встраиваемых систем
- Базовый блок для построения "систем на кристалле "
Производительность:
Скалярные операции:
1 *F MIPS, где F - тактовая частота в МГц
3*F MOPS для 32- бит данных,
где F - частота в МГц
Векторные операции:
от 1 *F до 288*F MMAC (миллионов умножений с накоплением в секунду), где F - частота в МГц
