|
|
|
|
|
|
||
Однородная вычислительная среда "Райта" отностся к высокопроизводительным системам параллельной обработки информации .
Однородная вычислительная среда "Райта" включает СБИС однородной вычислительной среды (ОВС) и СБИС однородной запоминающей среды (ОЗС).
На кристалле СБИС ОВС размещена матрица 3 х 3 типовых вычислительных ячеек (см. рис. ). Каждая вычислительная ячейка (ВЯ) имеет четыре информационных кода (a1 - а4), четыре информационных выхода (b1 - b4), вход общей синхронизации ТИ, вход управления вводом программы УВП, а также программный вход Пвх и программный выход Пвых. Внутри кристалла каждая ВЯ соединена с четырьмя ближайшими ячейками. Структура может наращиваться соединением микросхем.
При разработке аппаратуры на основе ОВС целесообразно пользоваться микросборками, каждая из которых включает 48 БИС ОВС, размещенных на плате с размерами 149,4Х 129,4 мм и соединенных в однородную среду из 432 ВЯ.
Структурная схема отдельной ВЯ функционально включает три информационных канала: управления, операционный и транзита.
Канал управления служит для приема и трансляции на соседнюю ВЯ управляющей последовательности (программы), используемой для настройки ВЯ на определенные функции. Управляющий код хранится в 16-разрядном регистре программ Рг. Пр, через который программа транслируется для записи в другие ВЯ. Задание режимов работы канала управления осуществляется с помощью сигнала УВП (управление вводом программы) и блока управления регистром БУР. В зависимости от управляющего кода осуществляются коммутация и настройка элементов двух других каналов, которые функционируют одновременно.
В операционном канале выполняются арифметические и логические операции с приемом операндов по любому из четырех входов и выдачей по любому из четырех выходе. Операционный канал образуется из входного коммутатора К1, арифметико-логического устройства АЛУ, схемы формирования результата СФР и выходного коммутатора К2. Все блоки управляются определенными разрядами регистра программ. Выполнение операции в АЛУ осуществляется за один такт. Полученный результат может быть задержан еще на один такт в схеме формирования результата.
Канал транзита функционирует вместе с операционным каналом и предназначен для передачи входных данных или константы, размещаемой в Рг. Пр, на любой из вводов ВЯ. Информация может быть получена на выходе с задержкой в один и два такта, что определяется функцией блока транзита и схемы задержки Т. Кроме того, в канал транзита, включены входной К1 и выходной К2 коммутаторы
Операции, выполняемые ВЯ можно разбить на три группы: операции АЛУ операции транзита а и генерации константы. Вид операции, а также входы приема операндов и выдачи результата определяются кодом, хранящимся в Рг. Пр. Разряды регистра жестко закреплены за отдельными блоками ВЯ и определяют функции соответствующих блоков. Разряды 0 - 2 содержат код операции АЛУ и расшифровываются следующим образом
Разряд 3 является признаком задержки результата АЛУ (ПЗ) - 1 - дополнительная задержка включена; 0 - дополнительная задержка выключена.
Разряды 4, 5 содержат адрес входа числа 1 АЛУ (А1), 6,7 - адрес входа числа 2 АЛУ (А2); 8, 9 - адрес входа транзита (А4); 14, 15 - адрес выхода транзита с задержкой на 1 акт (А5); 12, 13 - адрес выхода транзита с задержкой на 2 такта, (А6). Разряды адресов А1 - А6 кодируют входы-выходы ВЯ следующим образом 00 - соответствует а 1 , b 2 ; 01 - а 2 , b 2 ; 10 - а 3 , b 3 ; 11 - , а 4, b 4 .
В операциях АЛУ операнды принимаются с любых двух из четырех входов (а 1 -а 4 ) в соответствии с кодами полей Рг. ПР А1 и А2. Результат АЛУ передается на любой из четырех выходов в соответствии с кодом А3. Все операции АЛУ приводят к задержке на один такт, за исключением операции запоминания 1, который дает задержку на два такта. При этом результат на выходе АЛУ устанавливается равным значению первого операнда, если второй равен 1, или сохраняет предыдущее значение, если второй операнд равен 0.
Операция арифметического суммирования выполняется с запоминанием переноса и учетом его на следующем такте суммирования.
Операция транзита выполняется одновременно с операциями АЛУ. Данные с входа, определяемого кодом А4, передаются на выход, определяемый кодом А5.
Элементы среды Райта являются более сложными, менее универсальными и менее быстродействующими, чем типичные логические блоки современных больших программируемых логических интегральных схем (ПЛИС), поэтому при реализации тех же функций потоковой обработки данных можно применять более простые и дешевые ПЛИС (с меньшим числом транзисторов). Такой недостатк ПЛИС, как большая сложность разработки в настоящее время не является существенным, поскольку существует довольно много программного обеспечения автоматизирующего этот процесс.
Все это приводит к тому, что данная архитектура в настоящее время носит скорее академический, чем практический интерес.